# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-272887

(43)Date of publication of application: 26.09.2003

(51)Int.CI.

H05B 41/282

H02M 3/28

(21)Application number: 2002-066828

12.03.2002

(72)Inventor: ITO MASAYASU

(71)Applicant: KOITO MFG CO LTD

**OTA SHINJI** 


## (54) DISCHARGE LAMP LIGHTING CIRCUIT

### (57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To reduce the voltage resistance of the switching element that is provided on the primary side of the transformer and thereby prevent degradation of electric efficiency of the circuit in the discharge lamp lighting circuit having a flyback type DC-DC conversion circuit.

SOLUTION: In the discharge lamp lighting circuit, as a DC-DC conversion circuit for converting a DC input voltage into a desired DC voltage, a control circuit, which has a voltage resonance type structure including a transformer and a switching element provided on the primary side and controls the output voltage Vout of the DC-DC conversion circuit by controlling ON/OFF of the switching element, and has a current limiting function for the switching element, is provided. It restricts so that the electric current flowing in the switching element is reduced the more the higher the output voltage Vout is. Thereby, the voltage applied on the switching element can be suppressed and since the winding ratio of the transformer is not required to be large, degradation of the electric efficiency can be prevented.



### **LEGAL STATUS**

[Date of request for examination]

30.09.2004

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **CLAIMS**

[Claim(s)]

[Claim 1] As a direct-current-direct-current conversion circuit for changing the input voltage from DC power supply into desired direct current voltage It has the configuration of the voltage resonance mold containing the switching element prepared in a transformer and its upstream. In the electric-discharge lamp lighting circuit equipped with the control circuit with the function of current limiting built over the switching element concerned while controlling the output voltage of a direct-current-direct-current conversion circuit by performing ON / off control of the switching element concerned The electric-discharge lamp lighting circuit characterized by having detected the output voltage of the above-mentioned direct-current-direct-current conversion circuit, and restricting so that the output voltage concerned is high and the current which flows to a switching element may decrease.

[Claim 2] The electric-discharge lamp lighting circuit characterized by the degree of a limit to the current which flows to a switching element changing when it is detected that the output voltage of a direct-current-directcurrent conversion circuit became in the electric-discharge lamp lighting circuit according to claim 1 beyond the threshold beforehand set up to the output voltage concerned.

[Claim 3] The electric-discharge lamp lighting circuit characterized by restricting the current value which flows to a switching element until it reaches the electrical potential difference on which the supply voltage supplied to a control circuit is planned in a electric-discharge lamp lighting circuit according to claim 1 or 2.

[Translation done.]

## \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **DETAILED DESCRIPTION**

[Detailed Description of the Invention] [0001]

[Field of the Invention] This invention relates to the control technique concerning current limiting of the switching element prepared in the upstream of a transformer in the electric-discharge lamp lighting circuit equipped with the direct-current-direct-current conversion circuit of a flyback mold configuration.

[0002]

[Description of the Prior Art] The PWM (Pulse Density Modulation) method and the PFM (pulse frequency modulation) method are learned as a control system of the switching power supply circuit which the configuration equipped with the direct-current-direct-current conversion circuit, the direct-current-alternating current conversion circuit, and the bootstrap circuit is known in the lighting circuit of electric-discharge lamps, such as a metal halide lamp, for example, constitutes a direct-current-direct-current conversion circuit (DC-DC converter).

[0003] At PWM, by carrying out adjustable control of ON/OFF ratio or duty ratio (or duty cycle) to the switching element which constitutes a direct-current-direct-current conversion circuit, output voltage can be changed and output voltage can be changed by the PFM method by carrying out adjustable control of the frequency concerning ON/OFF control of the switching element concerned.

[0004] The configuration of for example, a flyback mold was used, and the direct-current-direct-current conversion circuit is equipped with the configuration which formed rectifier diode and a smoothing capacitor in the secondary of a transformer, while connecting a solid-state-switching component and performing ON / off control of the component concerned to the primary-winding side of the transformer for conversion.

[0005]

[Problem(s) to be Solved by the Invention] By the way, although a capacitor will be connected to juxtaposition as a capacitive component to a switching element while connecting an inductor to the primary winding of a transformer as an inductive component at a serial in taking the configuration of a voltage resonance mold in the above-mentioned flyback mold circuit (converter), pressure-proofing of the switching element concerned poses a problem.

[0006] It is a fault that the configuration of a voltage resonance mold takes pressure-proofing of the switching element concerned while effectiveness is acquired in the point it becomes possible whose to decrease loss by the switching element. For example, when using FET, compared with the case where neither the abovementioned inductive component nor a capacitive component is attached, the electrical potential difference between the drain-sources will become high.

[0007] If the lighting circuit of the small electric-discharge lamp (rated power 35W) used for the light source of the lighting fixture for automobiles is made into an example, generally therefore about the output voltage of the circuit before lighting of a electric-discharge lamp, making this into 350 thru/or about 400V needs to select what has pressure-proofing quite high as a switching element.

[0008] Although how to enlarge the winding ratio of a transformer can be considered as opposed to this problem, when it originates in the current value (primary current value) which flows to the primary winding and switching element of a transformer becoming large and electrical efficiency gets worse, the result contrary to the original meaning of reducing power loss is caused. Moreover, if a primary current value becomes large, resonance energy will become large and resonance voltage will become high.

[0009] Then, in the electric-discharge lamp lighting circuit equipped with the direct-current-direct-current

conversion circuit of a flyback mold configuration, this invention makes it a technical problem to make it the electrical efficiency of a circuit not fall while making low pressure-proofing of the switching element prepared in the upstream of a transformer therefore.

[0010]

[Means for Solving the Problem] In order that this invention may solve the above-mentioned technical problem, as a direct-current-direct-current conversion circuit for changing the input voltage from DC power supply into desired direct current voltage It has the configuration of the voltage resonance mold containing the switching element prepared in a transformer and its upstream. In the electric-discharge lamp lighting circuit equipped with the control circuit with the function of current limiting built over the switching element concerned while controlling the output voltage of a direct-current-direct-current conversion circuit by performing ON / off control of the switching element concerned The output voltage of a direct-current-direct-current conversion circuit is detected, and it restricts so that the output voltage concerned is high, and the current which flows to a switching element may decrease.

[0011] Therefore, according to this invention, if the output voltage of a direct-current-direct-current conversion circuit becomes high, the degree of current limiting to a switching element becomes strong, and the electrical potential difference concerning the component concerned can be controlled. moreover -- therefore, since it is not necessary to enlarge the winding ratio of a transformer, decline in electrical efficiency can be prevented. [0012]

[Embodiment of the Invention] <u>Drawing 1</u> shows the basic configuration of the lighting circuit concerning this invention, and the electric-discharge lamp lighting circuit 1 is equipped with DC power supply 2, the direct-current-direct-current conversion circuit 3, the direct-current-alternating current conversion circuit 4, the bootstrap circuit 5, and the control circuit 7.

[0013] The direct-current-direct-current conversion circuit 3 is changed into desired direct current voltage in response to the direct-current input voltage (this is described as "Vin".) from DC power supply 2, and the flyback type DC-DC converter of a voltage resonance mold is used.

[0014] The direct-current-alternating current conversion circuit 4 is formed in order to supply a electric-discharge lamp 6 through a bootstrap circuit 5 after changing the output voltage of the direct-current-direct-current conversion circuit 3 into alternating voltage. For example, it has a bridge circuit using four solid-state-switching components, and its drive circuit, and alternating voltage is outputted by turning on/off controlling 2 sets of switching element pairs reciprocally.

[0015] It is prepared, in order that a bootstrap circuit (the so-called starter) 5 may generate the high-voltage pulse signal for starting to a electric-discharge lamp 6 (pulse for starting) and may apply starting to the electric-discharge lamp concerned, and the signal concerned is superimposed by the alternating voltage which the direct-current-alternating current conversion circuit 4 outputs, and is impressed to a electric-discharge lamp 6. [0016] A control circuit 7 controls the output of the direct-current-direct-current conversion circuit 3 while controlling the power supplied to a electric-discharge lamp 6 in response to the detecting signal about the electrical potential difference equivalent to the current or them which flow to the electrical potential difference concerning a electric-discharge lamp, or the electric-discharge lamp concerned, or a current. For example, in order to control the supply voltage according to the condition of a electric-discharge lamp in response to the signal from the detecting element 8 which detects the output voltage and the current of the direct-current-direct-current conversion circuit 3, a control signal is sent out to the direct-current-direct-current conversion circuit 3, and the output voltage is controlled. In addition, it is also the duty of a control circuit 7 to perform the output control for ensuring lighting of a electric-discharge lamp by raising the supply voltage to the electric-discharge lamp concerned to a certain level before lighting of a electric-discharge lamp. Moreover, PWM and a PFM method are learned as a switching control method.

[0017] <u>Drawing 2</u> and <u>drawing 3</u> show the basic circuit about flyback mold voltage resonance. in addition, both difference is [ whether it connects secondary / of a transformer / primary and secondary /, and ] (an insulation -- do mold or not?), and is not essential. For example, like <u>drawing 3</u> R> 3, if the ends of a primary winding and a secondary winding are connected, the advantage to which electrical efficiency, i.e., the rate of output power to input power, becomes high will be acquired, but since it becomes impossible to, output an electrical potential difference lower than input voltage on the other hand, both features should be taken into consideration and the configuration gestalt should be determined.

[0018] Also in which gestalt, it has the following element (a figure shows a sign in a parenthesis). [0019] - Transformer (9)

- Inductor (10)
- Switching element (11)
- Rectifier diode (12)
- Smoothing capacitor (13).

[0020] The terminal shown all over drawing, "Ti+", and "Ti -" are input terminals, the above-mentioned direct-current input voltage "Vin" is supplied, and the capacitor 14 is formed among both-ends children. Moreover, "To+" and "To -" are output terminals, and the output voltage after electrical-potential-difference conversion (this is described as "Vout".) is sent out to a latter-part circuit (direct-current-alternating current conversion circuit).

[0021] In addition, a cut water is shown in each coil of a transformer 9 by attaching the black dot mark. [0022] In example of configuration 3A (secondary [ of a transformer / primary and secondary ] are not connected directly.) shown in drawing 2, while an inductor 10 is connected to a serial, the switching element 11 is connected to the volume termination side of primary-winding 9p of a transformer 9 to the inductor 10 concerned. The signal from a control circuit 7 is supplied to the switching element 11 concerned. In addition, the N-channel MOS form FET (field-effect transistor) is used for drawing as a component 11, the drain is connected to primary-winding 9p of a transformer 9 through an inductor 10, and the source of FET is connected to the input terminal "Ti -."

[0023] Although the capacitor 15 is formed between the drain-sources of FET, about the capacitor 15 concerned, you may connect with FET as a component according to individual, and the parasitic capacitance in FET may be used.

[0024] Rectifier diode 12 and a smoothing capacitor 13 are formed in secondary [ of a transformer 9 ], the end (volume termination) of 9s of secondary windings of a transformer 9 is connected to the anode of rectifier diode 12, and the other end (volume start edge) of the coil concerned is connected to Rhine which connects a terminal "Ti -" and "To -." And the cathode of rectifier diode 12 is connected to the terminal "To+" and the end of a smoothing capacitor 13. In addition, the smoothing capacitor 13 is formed between an output terminal "To+" and "To -", and the both-ends electrical potential difference of the capacitor concerned is outputted as Vout. [0025] In addition, "Ip" in drawing shows the upstream current of a transformer 9, "Is" shows the secondary current of a transformer 9, respectively, and "VG" shows the gate signal electrical potential difference to FET. [0026] Moreover, although the inductor 10 is formed between primary-winding 9p of a transformer 9, and a switching element 11 in the example of illustration Prepare not only this but an inductor between terminal Ti+ and primary-winding 9p (see the A section shown in drawing with a circle [ of a broken line ]), or Or the configuration gestalt established between 9s of secondary windings and rectifier diode 12 (see the B section shown in drawing with a circle [ of a broken line ]), the gestalt using the leakage (leakage) inductance of a transformer, etc. are mentioned.

[0027] In example of configuration 3B shown in <u>drawing 3</u>, most parts except the point that secondary [ of a transformer 9 / primary and secondary ] are connected in each end section are the same configurations as <u>drawing 2</u>. That is, while the terminal by the side of the volume termination is connected to the end (volume start edge) of 9s of secondary windings among primary-winding 9p, it connects with the inductor 10, and it connects with the switching element 11 through this inductor.

[0028] In addition, like the example of <u>drawing 2</u>, although the inductor 10 is formed between primary-winding 9p of a transformer 9, and a switching element 11 Prepare not only this but an inductor between terminal Ti+ and primary-winding 9p (see the A section shown in drawing with a circle [ of a broken line ]), or Or the configuration gestalt established between 9s of secondary windings and rectifier diode 12 (see the B section shown in drawing with a circle [ of a broken line ]), the gestalt using the leakage (leakage) inductance of a transformer, etc. are mentioned.

[0029] In a voltage resonance mold, any configuration shown in <u>drawing 2</u> and <u>drawing 3</u> can reduce the power loss produced in the case of switching by carrying out a turn-on or carrying out the turn-off of the component concerned, when the electrical potential difference which an electrical potential difference and a current are resonated and is built over a switching element 11 (this example FET) by the inductor 10 and the capacitor 15 is a zero bolt (reduction of a switching loss).

[0030] Here, the point that the electrical potential difference (VDS) between the drain-sources becomes high is a problem the case of the electrical potential difference concerning a switching element 11, i.e., FET. That is, when making into an example the configuration which forms neither an inductor 10 nor a capacitor 15 in drawing 2 or drawing 3, setting the output voltage Vout to 100V, setting input voltage Vin to 10V and setting the winding ratio of a transformer 9 to "1:2" (or a turn ratio = 1/2), the calculated value of the electrical potential difference between the drain-sources of FET is set to "VDS=10+(100-10)/3=40V." On the other hand, in the voltage resonance mold using an inductor 10 or a capacitor 15, since the resonance voltage of an inductor 10 or a capacitor 15 is added to these 40V, a possibility that VDS may exceed 100V depending on the case may arise.

[0031] The value of VDS will need to become high, so that output voltage Vout is large, as shown also in the formula of VDS, therefore it will be necessary to select the switching element of high pressure-proofing. For example, in the lighting circuit in the case of using electric-discharge lamps (metal halide lamp etc.) for the light source of the lighting fixture for automobiles, if it is common to supply the electrical potential difference of hundreds of volts before that lighting at the time of starting of a electric-discharge lamp and it takes this thing into consideration, it is necessary to use what has pressure-proofing quite high as a switching element.

[0032] In addition, although how to raise the winding ratio of a transformer is also considered in order to make pressure-proofing of a switching element low, the evil accompanying it cannot be disregarded. For example, as a result of the current which flows from the relation between an I/O electrical potential difference and a winding ratio to the upstream current and switching element of a transformer by the duty cycle (on-duty) of a switching element becoming small becoming large too much, the problem that electrical efficiency gets worse remains (it stops meeting the desired end of reducing power loss, and effectiveness will diminish.).

[0033] Moreover, if the current which flows to a switching element becomes large, resonance energy will become large and resonance voltage will also become high.

[0034] So, in this invention, without raising the winding ratio of a transformer, pressure-proofing of the component concerned is lowered by reducing the electrical potential difference concerning a switching element (namely, \*\* to which electrical efficiency is not reduced), and it aims at enabling use of a cheap component. [0035] As described above, in order to control the output voltage of the direct-current-direct-current conversion circuit 3 by performing ON / off control of a switching element 11, the control circuit 7 is formed, but the output voltage Vout of the direct-current-direct-current conversion circuit 3 is detected, and it restricts so that the output voltage concerned is high, and the current which flows to a switching element may decrease. That is, what is necessary is just to set up the limit current value concerned low as compared with the limit current value concerning the switching element set up when output voltage Vout is low, when output voltage Vout is high. [0036] As a method of restricting a current which flows to a switching element, the so-called pulse Bayh pulse method is learned as preventive measures, such as overcurrent destruction of the component concerned. [0037] For example, when setting to "I" the current which flows to it as a thing using FET (field-effect transistor) as a switching element and setting to "R" the resistance of the resistance for current detection established in order to detect the value, "I-R" is obtained as a detection value by electrical-potential-difference conversion. When setting up a certain current-limiting level as "Vlim", it is made for the disregard level of Current I not to exceed Vlim in the switching control of FET. That is, if the current-limiting level Vlim is specified to a high value, a limit will become loose, and a limit will become strong if the current-limiting level Vlim concerned is specified to a low value (therefore, generation of heat of a component etc. can be prevented by this that what is necessary is just to reduce the value of Vlim to required level to make the value of Current I

[0038] If this approach is used, the above-mentioned output voltage Vout is detected, and when that value is high, a limit current value (current-limiting level Vlim) can be set up low (current limiting is made severe). About this approach, as well as it being possible to apply, after a electric-discharge lamp lights up, also when applying before lighting of a electric-discharge lamp, it is effective moreover -- the time (when the current which flows especially to electric-discharge lamps, such as the time of heavy loading immediately after lighting of a electric-discharge lamp, is large) of the polarity of the output voltage of the direct-current-alternating current conversion circuit 4 changing -- a polarity -- switching -- since the polarity of the electrical potential difference concerning a electric-discharge lamp or a current is reversed, the resonance current flows and the output voltage Vout of a direct-current-direct-current conversion circuit rises, it is desirable to specify the

degree of current limiting according to this. In addition, it may generate automatically and may be made to generate intentionally about this rise electrical potential difference (for example, if the inductance value of a bootstrap circuit is enlarged and the electrostatic capacity of a smoothing capacitor is set up small, the frequency of going out of the electric-discharge lamp generated in the case of polarity reversals can be reduced.).

[0039] <u>Drawing 4</u> thru/or <u>drawing 7</u> take the above-mentioned output voltage Vout along an axis of abscissa, takes the limit current value or the above-mentioned current-limiting level "Vlim" of the above-mentioned upstream current Ip along an axis of ordinate, and illustrates about both relation.

[0040] The example of drawing 4 shows the gestalt shown below.

[0041] - The gestalt to which Vlim becomes low along with the increment in Vout in the fixed range which requires for output voltage Vout the lower right shown as a continuous line like the graph curve g2 shown like the graph curve g1 of \*\* with the gestalt and alternate long and short dash line with which Vlim becomes low along with the increment in output voltage Vout when [ of the value of Vout ] it sets Vlim constant independently [ how ], it escapes from the range concerned and Vout increases.

[0042] In addition, although the graph curve g1 shows the example to which Vlim falls linearly with the increment in output voltage Vout, the example to which Vlim falls not only to this but to <u>drawing 5</u> gradually with the increment in output voltage Vout like the graph curve g3 shown as a continuous line, the example to which Vlim falls rounded with the increment in output voltage Vout like the graph curve g4 shown in this drawing with an alternate long and short dash line are given.

[0043] The example of <u>drawing 6</u> and <u>drawing 7</u> shows the case where change is given to a property bordering on the predetermined threshold (this is described as "Vsh".) concerning Vout.

[0044] Although it is the range of "Vout<=Vsh" and the same property as the above-mentioned graph curve g1 is shown about the graph curve G1 shown in drawing 6, as shown in the part of G1c, in the range in which the value of Vout exceeds Vsh, it sets Vlim constant. or in the range of "Vout>Vsh", as shown in G1d of a two-dot chain line, it eases compared with the inclination of the graph in the range of "Vout<=Vsh" -- having (it changing with the negative inclination where an absolute value is small.) -- or as shown in G1u of an alternate long and short dash line, in the range of "Vout>Vsh", the property that Vlim goes up with the increment in Vout with a forward inclination is sufficient.

[0045] About the graph curve G2 shown in drawing 7, although the same property as the above-mentioned graph curve g2 is shown in the range of "Vout<=Vsh", it is the range where the value of Vout exceeds Vsh, and as shown in the part of G2c, it sets Vlim constant. or in the range of "Vout>Vsh", as shown in G2d of a two-dot chain line, it eases compared with the inclination of the graph in the range of "Vout<=Vsh" -- having (it changing with the negative inclination where an absolute value is small.) -- or as shown in G2u of an alternate long and short dash line, in the range of "Vout>Vsh", the property that Vlim goes up with the increment in Vout with a forward inclination is sufficient.

[0046] since Vlim becomes low along with the rise of Vout in the example of <u>drawing 4</u> -- this value -- too much -- low -- becoming -- passing (a limit becoming strong too much) -- since a possibility that a required electrical potential difference (350 thru/or about 400V) may not be reached is before a electric-discharge lamp lights up, when the value of output voltage Vout exceeds a certain threshold, as shown in the example of <u>drawing 6</u> and <u>drawing 7</u>, it is desirable to fixed-ize the degree of current limiting or to ease.

[0047] Moreover, in the transient to which the supply voltage for control starts, since it is a stage unstable as control action and possibility that the value of Above VDS will become large also at this time is high, it is desirable to set up Vlim low and to strengthen a limit.

[0048] As shown in <u>drawing 8</u>, control constitutes, for example so that a control circuit 7 may have the following component (the figure in a parenthesis shows a sign.).

[0049] - VDS control circuit (16)

- Power control section (17)
- Mechanical component (18).

[0050] In addition, the configuration gestalt of <u>drawing 3</u> is adopted in this example.

[0051] While the VDS control circuit 16 is formed as an electrical-potential-difference control circuit (or circuit for overvoltage control) for controlling the rise of the electrical potential difference concerning a switching element 11 and detecting output voltage Vout, the output signal is sent out to the power control section 17

(about a configuration, it mentions later.).

[0052] The power control section 17 performs drive control of a switching element 11 through a mechanical component 18, and controls the supply voltage to a electric-discharge lamp by adjustable control of output voltage Vout. And it has drive circuits (for example, IC for PWM control, IC for PFM control, etc.) with the current-limiting function of the above-mentioned pulse Bayh pulse method, and a limit current value is prescribed by the signal from the VDS control circuit 16.

[0053] Since a mechanical component 18 drives a switching element 11 in response to the signal from the power control section 17, it is prepared, and a complementary pair with a transistor etc. is used.

[0054] <u>Drawing 9</u> shows the example 19 of a configuration of the VDS control circuit 16.

[0055] The terminal "TL" shown all over drawing is a reference terminal (terminal which specifies Vlim) of the above-mentioned limit current, for example, in the gestalt using general-purpose ICs (IC for PWM etc.) equipped with the pulse Bayh pulse type current-limiting function, when a limit current reference input terminal is prepared in the IC concerned, it is equivalent to the terminal concerned. Or in a custom-made integrated circuit, it is equivalent to the internal terminal of IC. Anyway, if the electrical-potential-difference value supplied to this reference terminal falls, Vlim will fall (about a configuration, since it is known, explanation is omitted.).

[0056] Although the electrical potential difference which pressured predetermined reference voltage "Eref" partially by resistance 20 and 21 is supplied to a terminal "TL", the electrical potential difference concerned is affected by the circuit part located in the right-hand side.

[0057] Resistance 24 and zener diode 25 are connected to the collector of one 22 of these among NPN transistors 22 and 23 which constitute current Miller circuit, Vout is supplied, and resistance 26 and zener diode 27 are connected to the collector of another side 23, and Vout is supplied. That is, the cathode of each zener diode is connected to the detection terminal 28 of Vout, and it connects with the collector of each transistor with which each anode corresponds through each resistance, respectively.

[0058] Since the zener voltage is set to the predetermined value, 100V [ for example, ], about zener diode 27, it serves to flow, when Vout exceeds threshold 100V, and to lower the specified voltage (electrical potential difference in the node "P" of a minute piezo-resistance) by the partial pressure resistance 20 and 21. Moreover, since the zener voltage is set to the predetermined value, 270V [ for example, ], about zener diode 25, it serves to flow, when Vout exceeds threshold 270V, and to lower the specified voltage by the partial pressure resistance 20 and 21 (however, since current limiting is eased by setup of resistance, the value of the electrical potential difference (an open circuit and electrical potential difference) supplied before lighting of a electric-discharge lamp is securable.). Therefore, this example is equivalent to the property which contains a G2d part in the graph curve G2 of drawing 7.

[0059] The part which consists of current Miller circuits by the partial pressure resistance 29 and 30, resistance 31, and PNP transistors 32 and 33 is prepared for current limiting in the standup early stages of the power source for control. That is, resistance 29 and 30 is connected to the serial to the supply terminal 34 of the generation electrical potential difference "Vcc" by the power circuit which it above-Vin(s) or is not illustrated, and the resistance partial pressure value by them is supplied to each base of transistors 32 and 33, and the emitter of a transistor 32 through resistance 31. The predetermined reference voltage Eref is supplied to the emitter of each transistor, and the collector of a transistor 33 is connected to the collector of the above-mentioned transistor 23. Therefore, while the value of Vin or Vcc is low, a current flows to current Miller circuit and it serves to lower the potential of Node P (current limiting becomes strong until supply voltage starts to the value of normal.).

[0060] In this circuit, it is possible to realize the property in various gestalten by constant modification of the existence of zener diodes 25 and 27 or those zener voltage, the resistance of resistance 24 and 26, etc. moreover, the capacitor 35 shown in the partial pressure point (node of resistance 29 and 30) shown with the "Q" point with a broken line in drawing 9 -- connecting (parallel connection being carried out to resistance 30.) -- the time amount in early stages of [ standup ] Vin or Vcc can be adjusted (it calls at resistance 30 and the time constant circuit of a capacitor 35.).

[0061] In addition, in the case of general-purpose IC, all the components of illustration are prepared as external components, but let the component and zener diode exceeding pressure-proofing of the circuit concerned, capacitors, etc. be external components in a custom-made integrated circuit.

[0062] Moreover, as the resistance for detection (shunt resistance) is generally used and the detection approach of a current which flows to a switching element 11 is shown in <u>drawing 8</u>, the detecting signal by the resistance Rs for detection connected to the SUITCHINGU component 11 is sent to the power control section 17, but as far as this invention is concerned, how of an approach does not ask.

[0063] <u>Drawing 10</u> thru/or <u>drawing 12</u> are the rough wave form charts for the explanation of operation about current limiting, and the semantics of the notation shown all over drawing is as follows.

[0064] - Detection signal level of the current which flows to the level and the "Vdet" = switching element 11 of "Vs" = control signal.

[0065] In addition, Vlim is prescribed that the output current and power to a electric-discharge lamp become large, if it is equivalent to the potential of a terminal "TL", and is generated about a control signal Vs by the arithmetic circuit for power control which is not illustrated based on the electrical potential difference of a electric-discharge lamp, or the detecting signal of a current and Vs becomes high. Moreover, the wave of "Vdet" becomes a saw-tooth wave so that it may illustrate.

[0066] In drawing 10, it has the relation of "Vs<Vlim" and Vs is not influenced of Vlim. That is, it is in the condition that Vdet does not exceed Vs.

[0067] Moreover, in drawing 11, in order to enlarge output voltage, a current, and power, the condition of having made Vs high as compared with the case of drawing 10 is shown, and Vdet becomes large in connection with this. However, it is the same as the case of drawing 10 at the point of having the relation of "Vs<Vlim." [0068] On the other hand, the relation between Vs and Vlim is reversed in drawing 12. That is, since it has the relation of "Vs>Vlim", Vdet is regulated by Vlim. By this, if it is original, the magnitude of Vdet which should be specified by Vs will be prescribed by Vlim. If this Vlim falls, since current limiting will become strong, the current which flows to a switching element 11 becomes still smaller.

[0069] In addition, in the configuration of <u>drawing 9</u>, the amount of currents which carries out a sink (current inhalation) from a terminal "TL" by the resistance of the above-mentioned part piezo-resistances 20 and 21, the current mirror by the NPN transistor pair, etc. can determine the degree in the case of reducing Vlim.

[0070] Moreover, by <u>drawing 9</u>, although the zener diode of high pressure-proofing etc. is used, when the same function is constituted from a component of low pressure-proofing and it integrates, it is advantageous in cost and such an example 36 of a configuration is shown in <u>drawing 13</u>.

[0071] The configuration which used two operational amplifiers and counters is shown, and the right-hand side part of the partial pressure resistance 20 and 21 connected to the terminal "TL" is different from the configuration of drawing 9 in this circuit.

[0072] About an operational amplifier 37, the partial pressure of the output voltage Vout of the direct-current-direct-current conversion circuit 3 is carried out by resistance 38 and 39, and it is supplied to a non-inversed input terminal. And while an inversed input terminal is grounded through resistance 40, resistance 41 is inserted between terminals and output terminals concerned.

[0073] Moreover, about an operational amplifier 42, after the partial pressure of the output voltage Vout of the direct-current-direct-current conversion circuit 3 is carried out by resistance 38 and 39, an inversed input terminal is supplied through resistance 43. And the reference voltage "Eref" shown in a non-inversed input terminal with the notation of the source of a constant voltage is supplied. In addition, resistance 44 is inserted between the inversed input terminal and the output terminal.

[0074] Each output voltage of these operational amplifiers 37 and 42 is impressed to the above-mentioned terminal "TL" through the diode and resistance which were prepared in each. That is, the output terminal of an operational amplifier 37 is connected to the anode of diode 45, and the cathode of the diode concerned is connected to the terminal "TL" through resistance 46. Moreover, the output terminal of an operational amplifier 42 is connected to the cathode of diode 47, and the anode of the diode concerned is connected to the terminal "TL" through resistance 48.

[0075] In a transition stage until the supply voltage concerned is stabilized from the standup initiation time of supply voltage Vcc, a counter (time check section) 49 is formed in order to make a limit current value small. From the standup initiation time of Vcc, when a certain time amount passes, H level signal is outputted. In addition, as shown in <u>drawing 13</u> R> 3, the output terminal of a counter 49 is connected to the cathode of diode 50, and the anode of the diode concerned is connected to the terminal "TL" through resistance 51. [0076] With this configuration, since the operational amplifier 42 constitutes reversal amplifier, a low electrical

potential difference is outputted as output voltage Vout becomes high (that is, it is equivalent to the property of the graph G1 of <u>drawing 6</u>.). In addition, about an operational amplifier 42, while a plus input electrical potential difference and a reversal amplification factor can prescribe output voltage, the degree of the fall of output voltage to the increment in Vout can be set up with the resistance of resistance 48.

[0077] Moreover, about an operational amplifier 37, a high electrical potential difference is outputted as output voltage Vout becomes high (that is, it is equivalent to the property of graph G1u of <u>drawing 6</u>.). In addition, the degree of change of output voltage to Vout can be set up with the noninverting amplification factor of an operational amplifier 37, and the resistance of resistance 46.

[0078] the work which carries out the role of the sink to a terminal "TL" in the meantime, and lowers the potential of the terminal concerned since L level signal is outputted about a counter 49 until predetermined time passes since a power-up point -- carrying out (a limit current becoming small.) -- since a counter 49 outputs H level signal, it stops acting after it Thus, it is desirable to restrict the current value which flows to a switching element 11 until it reaches the electrical potential difference on which supply voltage is planned. in addition, the time check by the circuit gestalt which establishes a means to detect whether supply voltage reached the constant voltage beforehand, and a timer or a counter -- the circuit gestalt which prepares a circuit is mentioned.

[0079] <u>Drawing 14</u> and <u>drawing 15</u> show the example of measurement about the effectiveness of the above-mentioned VDS control circuit, show the case where <u>drawing 14</u> does not prepare a VDS control circuit, and show the case where <u>drawing 15</u> prepares a VDS control circuit. In addition, in these drawings, the axis of abscissa shows time amount and Ip, above-mentioned Vout, and above-mentioned VDS are collectively shown on an axis of ordinate.

[0080] It turns out that the magnitude (peak value) of VDS is stopped in <u>drawing 15</u> so that clearly from the comparison of both drawings.

[0081]

[Effect of the Invention] Since the electrical potential difference which requires current limiting to a switching element for the component concerned by becoming strong can be controlled according to invention concerning claim 1 if the output voltage of a direct-current-direct-current conversion circuit becomes high so that clearly from the place indicated above, it becomes unnecessary to use the component of high pressure-proofing. Moreover, since it is not necessary to enlarge the winding ratio of a transformer, decline in electrical efficiency can be prevented.

[0082] Since the degree of current limiting which sets up a threshold and flows to a switching element can be changed according to invention concerning claim 2, the evil (for example, sufficient electrical potential difference for lighting control of a electric-discharge lamp is no longer obtained) accompanying specifying the limit concerned uniformly can be prevented.

[0083] According to invention concerning claim 3, in the unstable condition which is not enough, since there is a possibility that the electrical potential difference concerning a switching element may become large, the electrical potential difference concerned can be controlled by restricting the current value which flows to the switching element concerned.


[Translation done.]


# \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.


## **DRAWINGS**







[Drawing 4]







# [Drawing 10]







http://www4.ipdl.ncipi.go.jp/cgi-bin/tran\_web\_cgi\_ejje-










http://www4.ipdl.ncipi.go.jp/cgi-bin/tran\_web\_cgi\_ejje










[Drawing 13]



[Translation done.]

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-272887 (P2003-272887A)

(43)公開日 平成15年9月26日(2003.9.26)


(51) Int.Cl."	餓別配号	FI	テーマコート*(参考)
H05B 41/28	2	H02M 3/28	C 3K072
H 0 2 M 3/28			Q 5H730
		H05B 41/29	В
			Z
		政次領 朱龍朱 朱龍安審	D数3 OL (全 11 頁)
(21)出願番号	特顧2002-66828(P2002-66828)	(71)出願人 000001133	
		株式会社小糸隼	叉作所
(22)出顧日	平成14年3月12日(2002.3.12)	東京都港区高翰4丁目8番3号	
		(72)発明者 伊藤 昌康	
		静岡県清水市は	L脇500番地 株式会社小糸
		製作所静岡工場	<b>局内</b>
		(72)発明者 太田 真司	
		静岡県清水市	上脇500番地 株式会社小糸
		製作所静岡工場	<b>野内</b>
		(74)代理人 100069051	
		弁理士 小松	祐治 (外1名)
			MAN MARIE AND A
			最終頁に続く

### (54) 【発明の名称】 放電灯点灯回路

### (57)【要約】

【課題】 フライバック型構成の直流 – 直流変換回路を備えた放電灯点灯回路において、トランスの一次側に設けられるスイッチング素子の耐圧を低くするとともに、そのために回路の電気効率が低下しないようにする。

【解決手段】 放電灯点灯回路において、直流入力電圧を所望の直流電圧に変換するための直流-直流変換回路として、トランス及びその一次側に設けられるスイッチング素子を含む電圧共振型の構成を有し、当該スイッチング素子のオン/オフ制御を行うことで直流-直流変換回路の出力電圧Voutを制御するとともにスイッチング素子に係る電流制限機能をもつ制御回路を設ける。そして、出力電圧Voutが高い程、スイッチング素子に流れる電流が減少するように制限する。これにより、スイッチング素子にかかる電圧を抑制することができ、また、そのために、トランスの巻線比を大きくする必要がないので、電気効率の低下を防ぐことができる。



### 【特許請求の範囲】

【請求項1】 直流電源からの入力電圧を所望の直流電圧に変換するための直流 - 直流変換回路として、トランス及びその一次側に設けられるスイッチング素子を含む電圧共振型の構成を有し、当該スイッチング素子のオン/オフ制御を行うことで直流 - 直流変換回路の出力電圧を制御するとともに当該スイッチング素子に係る電流制限の機能をもつ制御回路を備えた放電灯点灯回路において、

上記直流 - 直流変換回路の出力電圧を検出して、当該出 10 力電圧が高い程、スイッチング素子に流れる電流が減少 するように制限したことを特徴とする放電灯点灯回路。 【請求項2】 請求項1に記載の放電灯点灯回路におい て、

直流-直流変換回路の出力電圧が、当該出力電圧に対して予め設定されている関値以上になったことを検出した場合に、スイッチング素子に流れる電流に対する制限の度合いが変化することを特徴とする放電灯点灯回路。

【請求項3】 請求項1又は請求項2に記載の放電灯点 灯回路において.

制御回路に供給される電源電圧が予定される電圧に到達するまでの間、スイッチング素子に流れる電流値が制限されることを特徴とする放電灯点灯回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フライバック型構成の直流 - 直流変換回路を備えた放電灯点灯回路において、トランスの一次側に設けられるスイッチング素子の電流制限に係る制御技術に関する。

[0002]

【従来の技術】メタルハライドランブ等の放電灯の点灯回路には、直流ー直流変換回路、直流ー交流変換回路、起動回路を備えた構成が知られており、例えば、直流ー直流変換回路(DC-DCコンバータ)を構成するスイッチング電源回路の制御方式として、PWM(パルス幅変調)方式やPFM(パルス周波数変調)方式が知られている

【0003】PWM方式では、直流-直流変換回路を構成するスイッチング素子に対するオン/オフ比あるいはデューティー比(あるいはデューティーサイクル)を可 40 変制御することによって出力電圧を変化させ、また、PFM方式では、当該スイッチング素子のオン/オフ制御に係る周波数を可変制御することによって出力電圧を変化させるととができる。

【0004】直流-直流変換回路には、例えば、フライバック型の構成が用いられ、変換用のトランスの一次巻線側に半導体スイッチング素子を接続して当該素子のオン/オフ制御を行うとともに、トランスの2次側に整流ダイオードおよび平滑コンデンサを設けた構成を備えている。

[0005]

【発明が解決しようとする課題】ところで、上記フライバック型回路(コンバータ)において電圧共振型の構成を採る場合には、例えば、トランスの一次巻線に誘導性素子としてインダクタを直列に接続するとともに、スイッチング素子に対して容量性素子としてコンデンサを並列に接続することになるが、当該スイッチング素子の耐圧が問題となる。

【0006】電圧共振型の構成では、スイッチング素子での損失を減少させるととが可能となる点において効果が得られる反面、当該スイッチング素子の耐圧を要することが欠点である。例えば、FETを用いる場合において、上記誘導性素子や容量性素子を付設しない場合に比べて、ドレイン-ソース間電圧が高くなってしまう。

【0007】自動車用灯具の光源に使用する小型放電灯 (定格電力35W)の点灯回路を例にすると、放電灯の 点灯前における回路の出力電圧については、これを35 0乃至400V程度にするのが一般的であり、従って、 スイッチング索子としては、かなり耐圧の高いものを選 20 定する必要がある。

【0008】この問題に対して、例えば、トランスの巻線比を大きくする方法が考えられるが、トランスの一次巻線やスイッチング素子に流れる電流値(1次電流値)が大きくなることに起因して電気効率が悪化した場合に、電力損失を低減するという本来の趣旨に反する結果を招く。また、1次電流値が大きくなると、共振エネルギーが大きくなって共振電圧が高くなる。

【0009】そとで、本発明は、フライバック型構成の 直流-直流変換回路を備えた放電灯点灯回路において、 30 トランスの一次側に設けられるスイッチング素子の耐圧 を低くするとともに、そのために回路の電気効率が低下 しないようにするととを課題とする。

[0010]

【課題を解決するための手段】本発明は、上記した課題を解決するために、直流電源からの入力電圧を所望の直流電圧に変換するための直流 - 直流変換回路として、トランス及びその一次側に設けられるスイッチング素子を含む電圧共振型の構成を有し、当該スイッチング素子のオン/オフ制御を行うことで直流 - 直流変換回路の出力電圧を制御するとともに当該スイッチング素子に係る電流制限の機能をもつ制御回路を備えた放電灯点灯回路において、直流 - 直流変換回路の出力電圧を検出して、当該出力電圧が高い程、スイッチング素子に流れる電流が減少するように制限するものである。

【0011】従って、本発明によれば、直流-直流変換回路の出力電圧が高くなると、スイッチング素子に対する電流制限の度合いが強まり、当該素子にかかる電圧を抑制することができる。また、そのために、トランスの巻線比を大きくする必要がないので、電気効率の低下を50 防ぐことができる。

2

[0012]

【発明の実施の形態】図1は本発明に係る点灯回路の基本構成を示すものであり、放電灯点灯回路1は、直流電源2、直流-直流変換回路3、直流-交流変換回路4、起動回路5、制御回路7を備えている。

【0013】直流-直流変換回路3は、直流電源2からの直流入力電圧(これを「Vin」と記す。)を受けて所望の直流電圧に変換するものであり、電圧共振型のフライバック式DC-DCコンバータが用いられる。

【0014】直流-交流変換回路4は、直流-直流変換 10回路3の出力電圧を交流電圧に変換した後で起動回路5を介して放電灯6に供給するために設けられている。例えば、4つの半導体スイッチング素子を用いたブリッジ型回路とその駆動回路を備えており、2組のスイッチング素子対を相反的にオン/オフ制御することによって、交流電圧を出力するものである。

【0015】起動回路(所謂スタータ)5は、放電灯6 に対する起動用の高電圧バルス信号(起動用バルス)を発生させて当該放電灯に起動をかけるために設けられており、当該信号は直流-交流変換回路4の出力する交流 20 電圧に重畳されて放電灯6に印加される。

【0016】制御回路7は、放電灯にかかる電圧や当該
放電灯に流れる電流又はそれらに相当する電圧や電流に
ついての検出信号を受けて放電灯6に投入する電力を制
御するとともに直流 - 直流変換回路3の出力を制御する
ものである。例えば、直流 - 直流変換回路3の出力電圧
や電流を検出する検出部8からの信号を受けて、放電灯
の状態に応じた供給電力を制御するために、直流 - 直流
変換回路3に対して制御信号を送出して、その出力電圧
を制御する。尚、放電灯の点灯前には当該放電灯への供
お電圧をあるレベルまで高めることで、放電灯の点灯を
確実にするための出力制御を行うことも制御回路7の役目である。また、スイッチング制御方式としては、PW
M方式、PFM方式が知られている。

【0017】図2及び図3は、フライバック型電圧共振についての基本回路を示したものである。尚、両者の相違は、トランスの一次と二次を繋げるかどうか(絶縁型かどうか)であり、本質的なものではない。例えば、図3のように、一次巻線と二次巻線との一端同士を繋ぐと電気効率、即ち、入力電力に対する出力電力の割合が高くなる利点が得られるが、反面、入力電圧より低い電圧を出力できなくなるので、両者の特長を勘案して構成形態を決定すべきである。

【0018】いずれの形態においても、下記の要素を備えている(括弧内に数字は符号を示す)。

【0019】・トランス(9)

- ・インダクタ(10)
- ・スイッチング素子(11)
- ・整流ダイオード(12)
- ・平滑コンデンサ(13)。

【0020】図中に示す端子、「Ti+」、「Ti-」は入力端子であり、上記した直流入力電圧「Vin」が供給され、再榜子問にはコンデンサルルを開けられている。ま

れ、両端子間にはコンデンサ14が設けられている。また、「To+」、「To-」は出力端子であり、電圧変換後の出力電圧(これを「Vout」と記す。)が後段回路

(直流-交流変換回路) に送出される。

【0021】尚、トランス9の各巻線には、黒丸印を付すことで巻き始めを示す。

【0022】図2に示す構成例3A(トランスの一次と二次が直接繋がっていない。)において、トランス9の一次巻線9pの巻き終端側には、インダクタ10に対してスイッチング索子11が接続されている。当該スイッチング索子11には制御回路7からの信号が供給されるようになっている。尚、図には、素子11としてNチャンネルMOS形FET(電界効果トランジスタ)を用いており、そのドレインがインダクタ10を介してトランス9の一次巻線9pに接続され、FETのソースが入力端子「Ti-」に接続されている。

【0023】FETのドレイン-ソース間にはコンデンサ15が設けられているが、当該コンデンサ15については、個別の素子としてFETに接続しても良いし、FET内の寄生容量を利用しても良い。

【0024】トランス9の二次側には、整流ダイオード12及び平滑コンデンサ13が設けられており、トランス9の二次巻線9sの一端(巻き終端)が整流ダイオード12のアノードに接続され、当該巻線の他端(巻き始端)が、端子「Ti-」と「To-」とを繋ぐラインに接続されている。そして、整流ダイオード12のカソードが端子「To+」及び平滑コンデンサ13の一端に接続されている。尚、平滑コンデンサ13は、出力端子「To+」、「To-」の間に設けられていて、当該コンデンサの両端電圧がVoutとして出力される。

【0025】尚、図中の「Ip」はトランス9の一次側電流、「Is」はトランス9の二次側電流をそれぞれ示しており、「VG」はFETへのゲート信号電圧を示している

【0026】また、図示の例では、インダクタ10をトランス9の一次巻線9pとスイッチング素子11との間に設けているが、これに限らず、インダクタを端子Ti+と一次巻線9pとの間(図に破線の丸で示すA部を参照)に設けたり、あるいは、二次巻線9sと整流ダイオード12との間(図に破線の丸で示すB部を参照)に設ける構成形態や、トランスの漏れ(リーケージ)インダクタンスを利用した形態等が挙げられる。

【0027】図3に示す構成例3Bでは、トランス9の一次と二次がそれぞれの一端部で繋がっている点を除く、大半の部分が図2と同様の構成である。即ち、一次巻線9pのうち、その巻き終端側の端子が二次巻線9s の一端(巻き始端)に接続されるとともにインダクタ1

10

30

0に接続されていて、該インダクタを介してスイッチン グ素子11に接続されている。

【0028】尚、図2の例と同様、インダクタ10をト ランス9の一次巻線9pとスイッチング素子11との間 に設けているが、これに限らず、インダクタを端子Ti+ と一次巻線9pとの間(図に破線の丸で示すA部を参 照) に設けたり、あるいは、二次巻線9 s と整流ダイオ ード12との間(図に破線の丸で示すB部を参照)に設 ける構成形態や、トランスの漏れ(リーケージ) インダ クタンスを利用した形態等が挙げられる。

【0029】図2、図3に示した、いずれの構成でも、 電圧共振型ではインダクタ10及びコンデンサ15によ って電圧や電流を共振させ、スイッチング索子11(本 例では、FET) にかかる電圧がゼロボルトのときに当 **酸素子をターンオンさせ又はターンオフさせることでス** イッチングの際に生じる電力損失を減らすこと(スイッ チングロスの低減)ができる。

【0030】ととで、スイッチング素子11にかかる電 圧、つまり、FETの場合、ドレイン-ソース間電圧 (VDS) が高くなる点が問題である。即ち、図2や図3 においてインダクタ10やコンデンサ15を設けない構 成を例にして、その出力電圧Voutを100V、入力電 圧Vinを10Vとし、トランス9の巻線比を「1:2」 (あるいは巻数比=1/2) とするとき、FETのドレ イン-ソース間電圧の計算値が「VDS=10+(100 -10)/3=40V」となる。これに対して、インダ クタ10やコンデンサ15を用いた電圧共振型では、と の40 Vに、インダクタ10やコンデンサ15の共振電 圧が加算されるので、場合によってはVDSが100Vを 越えてしまう虞が生じ得る。

【0031】VDSの計算式からも分かるように、出力電 圧Voutが大きいほどVDSの値が高くなり、従って、高 耐圧のスイッチング素子を選定する必要が生じる。例え ば、自動車用灯具の光源に放電灯(メタルハライドラン ブ等)を用いる場合の点灯回路では、放電灯の起動時に おいて、その点灯前に数百ポルトの電圧を供給するのが 一般的であり、との事を考慮するとスイッチング素子と してはかなり耐圧の高いものを使用する必要がある。

【0032】尚、スイッチング索子の耐圧を低くするに は、トランスの巻線比を上げる方法も考えられるが、そ 40 れに伴う弊害を無視することができない。例えば、入出 力電圧と巻線比との関係から、スイッチング素子のデュ ーティーサイクル (オン・デューティー) が小さくな り、トランスの一次側電流やスイッチング素子に流れる 電流が大きくなり過ぎる結果、電気効率が悪化するとい った問題が残る(電力損失を低減するという所期の目的 に沿わなくなり、効果が薄らぐことになる。)。

【0033】また、スイッチング索子に流れる電流が大 きくなると、共振エネルギーが大きくなってしまい、共 振電圧も髙くなる。

【0034】そとで、本発明では、トランスの巻線比を 上げることなく(即ち、電気効率を低下させずに)、ス イッチング素子にかかる電圧を低下させることで当該素 子の耐圧を下げ、安価な素子の使用を可能にすることを 目的とする。

【0035】上記したように、スイッチング素子11の オン/オフ制御を行うととで直流-直流変換回路3の出 力電圧を制御するために、制御回路7が設けられている が、直流-直流変換回路3の出力電圧Voutを検出し て、当該出力電圧が高い程、スイッチング素子に流れる 電流が減少するように制限する。つまり、出力電圧Vou けが低い場合に設定されるスイッチング素子に係る制限 電流値に比して、出力電圧Voutが高い場合には、当該 制限電流値を低く設定してやれば良い。

【0036】スイッチング素子に流れる電流の制限法と しては、当該素子の過電流破壊等の防止対策として、所 謂パルス・バイ・パルス方式が知られている。

【0037】例えば、スイッチング素子としてFET (電界効果トランジスタ)を用いるものとして、それに流れ る電流を「I」とし、その値を検出するために設けられ る電流検出用抵抗の抵抗値を「R」とするとき、電圧変 換による検出値として「I·R」が得られる。FETの スイッチング制御において、ある電流制限レベルを「V lim」として設定するとき、電流 I の検出レベルが V lim を超えないようにする。つまり、電流制限レベルVlim を高い値に規定すれば、制限が綴くなり、当該電流制限 レベルV limを低い値に規定すれば、制限が強くなる (従って、電流 I の値を小さくしたい場合には、V lim の値を必要なレベルまで引き下げれば良く、これによっ て、素子の発熱等を防止することができる。)。

【0038】との方法を用いれば、上記出力電圧Vout を検出して、その値が高い場合に、制限電流値(電流制 限レベルV lim)を低く設定する(電流制限を厳しくす る) ことができる。この方法については、放電灯が点灯 した後に適用することが可能であることは勿論、放電灯 の点灯前に適用する場合にも有効である。また、直流ー 交流変換回路4の出力電圧の極性が切り替わる際(特 に、放電灯の点灯直後の重負荷時等、放電灯に流れる電 流が大きい場合) には、極性の切り換わりによって放電 灯にかかる電圧や電流の極性が反転して共振電流が流 れ、直流 - 直流変換回路の出力電圧 Voutが上昇するの で、これに応じて電流制限の度合いを規定することが好 ましい。尚、との上昇電圧については、自然に発生する 場合もあるし、また、故意に発生させる場合もある(例 えば、起動回路のインダクタンス値を大きくし、平滑コ ンデンサの静電容量を小さく設定すれば、極性反転の際 に発生する放電灯の立ち消えの頻度を低減することがで きる。)。

【0039】図4乃至図7は、横軸に上記出力電圧Vou 50 tをとり、縦軸に上記一次側電流 I pの制限電流値ある

いは上記電流制限レベル「Vlim」をとって両者の関係 について例示したものである。

【0040】図4の例では、下記に示す形態を示す。 【0041】・実線で示す右下がりのグラフ曲線 g1のように、出力電圧Voutの増加につれてV1imが低くなっていく形態・一点鎖線で示すグラフ曲線 g2のように、出力電圧Voutに係る一定範囲では、Voutの値の如何に無関係にV1imが一定とされ、当該範囲から脱してVoutが増加した場合に、Voutの増加につれてV1imが低くなっていく形態。

【0042】尚、グラフ曲線g1では、出力電圧Voutの増加とともにVlimが直線的に低下していく例を示すが、これに限らず、図5に実線で示すグラフ曲線g3のように、出力電圧Voutの増加とともにVlimが段階的に低下していく例や、同図に一点鎖線で示すグラフ曲線g4のように、出力電圧Voutの増加とともにVlimが曲線的に低下していく例等が挙げられる。

【0043】図6、図7の例は、Voutに係る所定の関値(これを「Vsh」と記す。)を境として特性に変化をつけた場合を示している。

【0044】図6に示すグラフ曲線G1については、「Vout≦Vsh」の範囲で、上記グラフ曲線g1と同様の特性を示すが、Voutの値がVshを越える範囲では、G1cの部分に示すようにVlimが一定とされる。あるいは、「Vout≥Vsh」の範囲で、二点鎖線のG1dに示すように、「Vout≦Vsh」の範囲におけるグラフの傾斜に比べて緩和される(絶対値が小さい、負の傾斜をもって変化する。)か、又は、一点鎖線のG1uに示すように、「Vout>Vsh」の範囲では、正の傾斜をもってVoutの増加とともにVlimが上昇するといった特性で 30も構わない。

【0045】図7に示すグラフ曲線G2については、「Vout≦Vsh」の範囲では、上記グラフ曲線g2と同様の特性を示すが、Voutの値がVshを越える範囲で、G2cの部分に示すようにV1imが一定とされる。あるいは、「Vout>Vsh」の範囲で、二点鎖線のG2dに示すように、「Vout≦Vsh」の範囲におけるグラフの傾斜に比べて緩和される(絶対値が小さい、負の傾斜をもって変化する。)か、又は、一点鎖線のG2uに示すように、「Vout>Vsh」の範囲では、正の傾斜をもってVoutの増加とともにV1imが上昇するといった特性でも増わない

【0046】図4の例では、Voutの上昇につれてVlimが低くなってしまうため、この値があまりに低くなり過ぎる(制限が強くなり過ぎる)と、放電灯が点灯する前に必要な電圧(350万至400V程度)に達しない虞があるので、出力電圧Voutの値が、ある関値を越えた場合には、図6、図7の例に示すように、電流制限の度合いを一定化したり、緩和することが好ましい。

【0047】また、制御用電源電圧が立ち上がる過渡状 50 される。つまり、各ツェナーダイオードのカソードが、

態においては、制御動作として不安定な時期であるため、この時にも上記VDSの値が大きくなってしまう可能性が高いので、Vlimを低く設定して制限を強めることが好ましい。

【0048】制御については、例えば、図8に示すように、制御回路7が下記の構成要素を有するように構成する(括弧内の数字は符号を示す。)。

【0049】·VDS抑制回路(16)

·電力制御部(17)

10 · 駆動部(18)。

【0050】尚、本例では図3の構成形態を採用している。

【0051】 VDS抑制回路16は、スイッチング索子1 1にかかる電圧の上昇を抑制するための電圧抑制回路 (あるいは過電圧抑制用回路)として設けられており、 出力電圧Voutを検出するとともに、その出力信号は電 力制御部17に送出される(構成については後述す る。)。

【0052】電力制御部17は、駆動部18を介してス イッチング素子11の駆動制御を行うものであり、出力電圧Voutの可変制御によって放電灯への供給電力を制 御する。そして、上記したパルス・バイ・パルス方式の電流制限機能をもつ駆動回路(例えば、PWM制御用IC、PFM制御用IC等)を備えており、VD対制回路 16からの信号によって制限電流値が規定される。

【0053】駆動部18は、電力制御部17からの信号を受けてスイッチング素子11を駆動するために設けられており、トランジスタによるコンプリメンタリ対等が用いられる。

80 【0054】図9はVDS抑制回路16の構成例19を示すものである。

【0055】図中に示す端子「TL」は上記制限電流の基準端子(Vlimを規定する端子)であり、例えば、バルス・バイ・バルス式電流制限機能を備えた汎用IC(PWM用IC等)を用いる形態において、当該ICに制限電流基準入力端子が設けられる場合には当該端子に相当する。あるいは、カスタムメイドの集積回路ではICの内部端子に相当する。いずれにしても、この基準端子に供給される電圧値が下がるとVlimが低下する(構成等については既知であるので、説明を省略する。)。【0056】端子「TL」には、所定の基準電圧「Eref」を抵抗20、21で分圧した電圧が供給されるが、その右側に位置する回路部分によって当該電圧に影響を及ぼす。

【0057】カレントミラー回路を構成するNPNトランジスタ22、23のうち、その一方22のコレクタには抵抗24及びツェナーダイオード25が接続されてVoutが供給され、また他方23のコレクタには抵抗26及びツェナーダイオード27が接続されてVoutが供給される。つまり、各ツェナーダイオードのカソードが、

В

Voutの検出端子28に接続され、各アノードがそれぞ れの抵抗を介して対応する各トランジスタのコレクタに それぞれ接続されている。

【0058】 ツェナーダイオード27 については、その ツェナー電圧が所定値、例えば、100Vに設定されて いるので、Voutが関値100Vを超える場合に導通し て分圧抵抗20、21による規定電圧(分圧抵抗の接続 点「P」における電圧)を下げる働きをする。また、ツ ェナーダイオード25については、そのツェナー電圧が 所定値、例えば、270Vに設定されているので、Vou 10 tが関値270Vを超える場合に導通して分圧抵抗2 0、21による規定電圧を下げる働きをする(但し、抵 抗値の設定により電流制限は緩和されるので、放電灯の 点灯前に供給される電圧(オープン・サーキット・電 圧)の値を確保できる。)。よって、本例は、図7のグ ラフ曲線G2においてG2dの部分を含む特性に相当し

【0059】分圧抵抗29、30や抵抗31、PNPト ランジスタ32、33によるカレントミラー回路で構成 される部分は、制御用電源の立ち上がり初期における電 20 流制限のために設けられている。即ち、上記Vin又は図 示しない電源回路による生成電圧「Vcc」の供給端子3 4に対して抵抗29、30が直列に接続されていて、そ れらによる抵抗分圧値が抵抗31を介してトランジスタ 32、33の各ベース及びトランジスタ32のエミッタ に供給される。各トランジスタのエミッタには、所定の 基準電圧 E refが供給され、トランジスタ33のコレク タが、上記トランジスタ23のコレクタに接続される。 よって、Vin又はVccの値が低いうちは、カレントミラ 一回路に電流が流れ、接続点Pの電位を下げる働きをす る(電源電圧が正規の値に立ち上がるまでの間、電流制 限が強くなる。)。

【0060】本回路において、ツェナーダイオード2 5、27の有無、あるいはそれらのツェナー電圧、抵抗 24、26の抵抗値等の定数変更により、各種形態での 特性を実現することが可能である。また、図9におい て、「Q」点で示す分圧ポイント(抵抗29、30の接 続点)に、破線で示すコンデンサ35を接続する(抵抗 30に対して並列接続する。)と、Vin又はVccの立ち 上がり初期の時間を調整することができる(抵抗30及 40 びコンデンサ35の時定数回路による。)。

【0061】尚、汎用ICの場合には、図示の素子全て が外付け部品として設けられるが、カスタムメイドの集 積回路では、当該回路の耐圧を超える素子、ツェナーダ イオードやコンデンサ等が外付け部品とされる。

【0062】また、スイッチング素子11に流れる電流 の検出方法については、一般的に検出用抵抗(シャント 抵抗)が用いられ、図8に示すように、スィッチング素 子11に接続された検出用抵抗Rsによる検出信号が電 の如何は問わない。

【0063】図10乃至図12は電流制限に関する動作 説明のための概略的な波形図であり、図中に示す記号の 意味は下記の通りである。

【0064】・「Vs」=制御信号のレベル

·「Vdet」=スイッチング素子11に流れる電流の検 出信号レベル。

【0065】尚、V linは、端子「T L」の電位に相当 し、制御信号Vsについては、図示しない電力制御用の 演算回路により、放電灯の電圧や電流の検出信号に基い て生成され、Vsが高くなると、放電灯への出力電流や 電力が大きくなるように規定されている。また、「Vde t」の波形は、図示するように、鋸歯状波になる。

【0066】図10では、「Vs<Vlim」の関係にあ り、VsはVlimの影響を受けない。つまり、VdetがV s を超えない状態である。

【0067】また、図11では、出力電圧や電流、電力 を大きくするために、図10の場合に比してVsを高く した状態を示しており、これに伴ってVdetが大きくな る。但し、「Vs<Vlim」の関係にあるという点で は、図10の場合と同じである。

【0068】 これに対して、図12では、VsとVlim の関係が逆転している。即ち、「Vs>Vlim」の関係 にあるため、V 1 imによって V detが規制される。 これに より、本来ならVsによって規定される筈のVdetの大 きさが、V1imによって規定されることになる。このV1 imが低下すれば、電流制限が強くなるので、スイッチン グ素子11に流れる電流がさらに小さくなる。

【0069】尚、図9の構成において、V1imを低下さ せる場合の度合いについては、上記分圧抵抗20、21 の抵抗値及びNPNトランジスタ対によるカレントミラ ー等で端子「TL」からシンク(電流吸入)する電流量 により決定することができる。

【0070】また、図9では、高耐圧のツェナーダイオ ード等を用いているが、同様の機能を低い耐圧の素子で 構成して集積化すると、コスト的に有利であり、そのよ うな構成例36を図13に示す。

【0071】本回路では、2つの演算増幅器とカウンタ を用いた構成を示しており、端子「TL」に接続された 分圧抵抗20、21の右側部分が、図9の構成と相違す

【0072】演算増幅器37については、直流-直流変 換回路3の出力電圧Voutが抵抗38、39によって分 圧されて、非反転入力端子に供給されるようになってい る。そして、反転入力端子は抵抗40を介して接地され るとともに、当該端子と出力端子との間に抵抗41が介 挿されている。

【0073】また、演算増幅器42については、直流-直流変換回路3の出力電圧Voutが抵抗38、39によ 力制御部17に送られるが、本発明に関する限り、方法 50 って分圧されてから抵抗43を介して、反転入力端子に

10

供給されるようになっている。そして、非反転入力端子には、定電圧源の記号で示す基準電圧「Eref」が供給される。尚、反転入力端子と出力端子との間に抵抗44が介挿されている。

【0074】 これらの演算増幅器37、42の各出力電圧は、それぞれに設けられたダイオード及び抵抗を介して上記端子「TL」に印加される。つまり、演算増幅器37の出力端子がダイオード45のアノードに接続されていて、当該ダイオードのカソードが抵抗46を介して端子「TL」に接続されている。また、演算増幅器42の出力端子がダイオード47のカソードに接続されていて、当該ダイオードのアノードが抵抗48を介して端子「TL」に接続されている。

【0075】カウンタ(計時部) 49は、電源電圧Vcc の立上り開始時点から当該電源電圧が安定するまでの過 渡期において、制限電流値を小さくする目的で設けられ たものである。Vccの立ち上がり開始時点から、ある時 間が経過した時点でHレベル信号を出力する。尚、図1 3に示すように、カウンタ49の出力端子は、ダイオー ド50のカソードに接続され、当該ダイオードのアノー 20 ドが抵抗51を介して端子「TL」に接続されている。 【0076】本構成では、演算増幅器42が反転アンプ を構成しているので、出力電圧Voutが高くなるにつれ て低い電圧を出力する(つまり、図6のグラフG 1の特 性に相当する。)。尚、演算増幅器42については、正 入力電圧及び反転増幅率によって出力電圧を規定すると とができるとともに、抵抗48の抵抗値によって、Vou tの増加に対する出力電圧の低下の度合いを設定するこ とができる。

【0077】また、演算増幅器37については、出力電 30 圧Voutが高くなるにつれて高い電圧を出力する(つまり、図6のグラフG1 uの特性に相当する。)。尚、演算増幅器37の非反転増幅率と、抵抗46の抵抗値によって、Voutに対する出力電圧の変化の度合いを設定することができる。

【0078】カウンタ49については、電源投入時点から所定時間が経過するまでの間、Lレベル信号を出力するので、この間、端子「TL」に対するシンクの役割をし、当該端子の電位を下げる働きをする(制限電流が小さくなる。)が、それ以後はカウンタ49がHレベル信 40号を出力するので作用しなくなる。このように、電源電圧が予定される電圧に到達するまでの間、スイッチング素子11に流れる電流値を制限することが好ましい。尚、電源電圧が予定電圧に到達したかどうかを検出する手段を設ける回路形態や、タイマー又はカウンタによる計時回路を設ける回路形態等が挙げられる。

【0079】図14及び図15は、上記したVDS抑制回路の効果について計測例を示したものであり、図14がVDS抑制回路を設けない場合を示し、図15がVDS抑制回路を設けた場合を示している。尚、これらの図におい50

.

て、横軸は時間を示しており、縦軸には、上記した I p、Vout、VDSを併せて示す。

【0080】両図の比較から明らかなように、図15においてVDSの大きさ(ピーク値)が抑えられていることが分かる。

#### [0081]

【発明の効果】以上に記載したところから明らかなように、請求項1に係る発明によれば、直流-直流変換回路の出力電圧が高くなると、スイッチング素子に対する電10 流制限が強くなり、当該素子にかかる電圧を抑制することができるので、高耐圧の素子を用いる必要がなくなる。また、トランスの巻線比を大きくする必要がないので、電気効率の低下を防ぐことができる。

【0082】請求項2に係る発明によれば、閾値を設定してスイッチング素子に流れる電流制限の度合いを変化させることができるので、当該制限を一律に規定することに伴う弊害(例えば、放電灯の点灯制御にとって充分な電圧が得られなくなる等)を防止することができる。【0083】請求項3に係る発明によれば、制御回路に

供給される電源電圧の値が充分でない不安定な状態では、スイッチング素子にかかる電圧が大きくなる虞があるので、当該スイッチング素子に流れる電流値を制限することによって、当該電圧を抑制することができる。

【図面の簡単な説明】

【図1】本発明に係る放電灯点灯回路の基本構成例を示す図である。

【図2】直流-直流変換回路の構成例を示す回路図である。

【図3】直流-直流変換回路について図2とは異なる構成例を示す回路図である。

【図4】電流制限に係る制御例について説明するためのグラフ図である。

【図5】電流制限に係る制御について図4とは異なる例を説明するためのグラフ図である。

【図6】図4の制御例に対して関値を超える範囲で変更を加えた例を示すグラフ図である。

【図7】図5の制御例に対して閾値を超える範囲で変更 を加えた例を示すグラフ図である。

【図8】制御構成の要部を示す図である。

【図9】VD抑制回路の構成例を示す回路図である。

【図10】図11、図12とともに、スイッチング素子 の電流制限について説明するための図であり、本図は制 御レベルが制限電流よりも低い状態を示す。

【図11】図10の場合よりも制御レベルが高い状態を示す図である。

【図12】制限電流の方が制御レベルよりも低い状態を示す図である。

【図13】VDS抑制回路について図9とは異なる構成例を示す回路図である。

io 【図14】図15とともにVDS抑制回路の効果について

説明するための図であり、本図は当該回路を設けない場 合の波形図を示す。


【図15】VDS抑制回路を設けた場合の波形図である。\*

13


\*【符号の説明】

1…放電灯点灯回路、3…直流-直流变换回路、7…制 御回路、11…スイッチング索子


【図1】









## [図4]





【図5】














## フロントページの続き

Fターム(参考) 3K072 AA13 BA05 BB10 CA11 CA16

DE04 DE05 GB01 GB02 GB03

HA09 HA10

5H730 AA20 AS11 BB43 BB72 DD04

EE02 EE07 FD01 FD41 FG01

XX02 XX12 XX26 XX32 XX35

XX47